mappatura I/O in logicLab
Posted: 14/12/2022, 17:45
Buonasera,
devo realizzare un progetto su td710 per la gestione di un impianto, premetto che ho lavorato poco in ambiente pixsys.
Nei video che ho consultato per rinfrescarmi la memoria i singoli bit dei segnali vengono raggruppati in WORD e viceversa
per mezzo delle apposite funzioni.
Mentre in un progetto perfettamente funzionante che ho dovuto realizzare tempo fa ho notato che ingressi e uscite dei moduli esano assegnati direttamente ai bit variabili senza che queste venissero raggruppate.
Nell'effettivo che differenza ce tra i due modi di assegnare ingressi e uscite?
il metodo che ho utilizzato bypassando il raggruppamento dei segnali in WORD risulta meno preferibile per qualche motivazione?
Grazie in anticipo
devo realizzare un progetto su td710 per la gestione di un impianto, premetto che ho lavorato poco in ambiente pixsys.
Nei video che ho consultato per rinfrescarmi la memoria i singoli bit dei segnali vengono raggruppati in WORD e viceversa
per mezzo delle apposite funzioni.
Mentre in un progetto perfettamente funzionante che ho dovuto realizzare tempo fa ho notato che ingressi e uscite dei moduli esano assegnati direttamente ai bit variabili senza che queste venissero raggruppate.
Nell'effettivo che differenza ce tra i due modi di assegnare ingressi e uscite?
il metodo che ho utilizzato bypassando il raggruppamento dei segnali in WORD risulta meno preferibile per qualche motivazione?
Grazie in anticipo